

INTRODUCCIÓN AL DISEÑO LÓGICO

Trabajo Entregable 1

1^{er} semestre 2026

Dylan Clatt 03772/9

Francisco Saenz 03897/3

Leonel Villca Morales 03801/6

Lucas Tolcach 03778/7

Introducción

En este trabajo se trata el diseño de un sistema digital que pueda manejar la prioridad de varias señales de entrada y mostrar el resultado tanto en código binario como en forma visual. El planteo parte de 16 sensores lógicos, identificados de S_0 a S_{15} , que se activan en nivel bajo (0 lógico). Cada sensor tiene una prioridad definida: S_0 es el de menor importancia y S_{15} el de mayor. La idea es que, si se activan varios sensores al mismo tiempo, el sistema reconozca automáticamente cuál tiene la prioridad más alta y lo represente en una salida codificada de 4 bits. Por ejemplo, si se activan S_9 y S_4 , la salida debe mostrar el número 9 en binario (1001), porque S_9 tiene mayor prioridad que S_4 .

Además de la salida codificada, el número obtenido (entre 00 y 15) se debe mostrar en dos displays de 7 segmentos, uno para las unidades y otro para las decenas, de manera que la lectura sea clara y directa. Como no se sabe de antemano si se van a usar displays de ánodo común o de cátodo común, el circuito debe incluir una entrada adicional (KC/AC) que permita seleccionar la configuración correcta según el tipo de display.

1. **Diagrama en bloques:** dividir el sistema en partes funcionales, desde las entradas de los sensores hasta las salidas hacia los displays.
2. **Tablas de verdad:** definir cómo se relacionan las entradas y salidas en cada bloque.
3. **Funciones lógicas:** obtener expresiones simplificadas mediante Mapas de Karnaugh.
4. **Implementación con compuertas:** traducir las funciones en un circuito real.
5. **Diagrama de conexiones:** mostrar cómo se interconectan los bloques y cómo se adaptan las salidas a los dos tipos de display.
6. **Cálculo de resistencias limitadoras:** analizar las condiciones eléctricas de los LEDs de los displays (tensión de alimentación, caída de voltaje y corrientes mínimas y máximas) para determinar los valores de resistencias que aseguren un funcionamiento seguro.

Diagrama en bloques


Decidimos dividir el circuito en 4 bloques principales independientes para simplificar el diseño, facilitar el análisis mediante tablas de verdad y mapas de Karnaugh, y permitir una implementación modular. De esta forma, cada bloque resuelve una tarea específica y puede analizarse y verificarse por separado, aunque funcionen en conjunto.

El bloque 1 es el encargado de analizar las entradas $S_0..S_{15}$ y codifica la salida en 4 bits en base al sensor de mayor prioridad activo (en bajo). Se decidió implementar un codificador de prioridad debido a que pueden existir múltiples sensores activos simultáneamente. Sin este bloque, el sistema no podría determinar cuál entrada debe representarse cuando aparecen varias señales activas al mismo tiempo.

El bloque 2 define, en base a los 4 bits de salida del bloque 1, los números que se deben mostrar en cada display, este bloque tiene 5 salidas, un bit D_0 que define el número que se debe mostrar en el display de las decenas (1 o 0), y 4 bits $U_3 U_2 U_1 U_0$ para definir el número que se mostrará en el display de las unidades (de 0 a 9). Este bloque resulta necesario porque los displays trabajan representando dígitos decimales independientes, mientras que el bloque 1 entrega un número binario de 4 bits entre 0 y 15. Por ello, se requiere una conversión intermedia que separe el valor en decenas y unidades.

Luego, el bloque 3 se divide en 2 secciones, una para cada display en base al número que se debe representar cada uno. En este bloque se interpreta que número se debe mostrar y sus 7 salidas corresponden a los 7 segmentos led de los display, éstos se pondrán en alto si se deben encender y en bajo en caso contrario. Se separó el decodificador en dos sub-bloques porque el display de decenas solamente necesita representar los valores 0 y 1, mientras que el display de unidades debe representar los números del 0 al 9. Esta división simplifica considerablemente las funciones lógicas.

Una vez que se obtienen las 7 salidas de cada bloque, pasan por un último bloque más, el bloque 4, en donde además de entrar las 7 salidas del bloque 3, también entra un bit KA que indica si el display es de ánodo común o de cátodo común. Una vez se decide qué tipo de display se utiliza, se utiliza el bit para decidir las salidas finales de cada uno de los leds. Se incorporó este bloque final para permitir compatibilidad tanto con displays de ánodo común como de cátodo común sin modificar el resto del circuito. De esta manera, el mismo diseño puede utilizarse con ambos tipos de display mediante la entrada de control KA.



Representación gráfica del circuito (Fig. 1)

Bloque 1: Codificador de prioridad

El codificador de prioridad es el bloque encargado de analizar las entradas provenientes de los sensores S_0 a S_{15} . Debido a que pueden existir múltiples sensores activos simultáneamente, el circuito debe determinar cuál posee la mayor prioridad. Para ello, el bloque evalúa todas las entradas y selecciona únicamente la de mayor jerarquía activa, ignorando el resto. Debido a que los sensores son activos en bajo, un valor lógico 0 indica que el sensor correspondiente está activado. Por esta razón, las funciones lógicas deben considerar las entradas negadas respecto al comportamiento convencional activo en alto. Como resultado, genera una salida binaria de 4 bits que representa el número del sensor seleccionado. De esta manera, el sistema transforma 16 posibles entradas en una representación binaria compacta y adecuada para ser procesada por las siguientes etapas del circuito.

S ₁₅	S ₁₄	S ₁₃	S ₁₂	S ₁₁	S ₁₀	S ₉	S ₈	S ₇	S ₆	S ₅	S ₄	S ₃	S ₂	S ₁	S ₀	X ₃	X ₂	X ₁	X ₀
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	1	1
1	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	1	0
1	1	0	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	0	1
1	1	1	0	x	x	x	x	x	x	x	x	x	x	x	x	1	1	0	0
1	1	1	1	0	x	x	x	x	x	x	x	x	x	x	x	1	0	1	1
1	1	1	1	1	0	x	x	x	x	x	x	x	x	x	x	1	0	1	0
1	1	1	1	1	1	0	x	x	x	x	x	x	x	x	x	1	0	0	1
1	1	1	1	1	1	1	0	x	x	x	x	x	x	x	x	1	0	0	0
1	1	1	1	1	1	1	1	0	x	x	x	x	x	x	x	0	1	1	1
1	1	1	1	1	1	1	1	1	0	x	x	x	x	x	x	0	1	1	0
1	1	1	1	1	1	1	1	1	1	0	x	x	x	x	x	0	1	0	1
1	1	1	1	1	1	1	1	1	1	1	0	x	x	x	x	0	1	0	0
1	1	1	1	1	1	1	1	1	1	1	1	0	x	x	x	0	0	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	0	x	x	0	0	1	0
1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	x	0	0	0	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0

Tabla de verdad del bloque 1 (tab.1)

Debido a que el bloque de codificación de prioridad debe procesar 16 entradas diferentes (S₀ a S₁₅), realizar directamente el diseño mediante mapas de Karnaugh resulta impráctico, ya que implicaría trabajar con una cantidad excesiva de variables. Por este motivo, se decidió subdividir el problema en etapas más pequeñas y manejables, utilizando una estructura jerárquica de sub-bloques.

Sub-bloques G₀, G₁, G₂ y G₃

El primer nivel de división consiste en agrupar los sensores de a cuatro entradas:

- G₀: sensores S₀ a S₃
- G₁: sensores S₄ a S₇
- G₂: sensores S₈ a S₁₁
- G₃: sensores S₁₂ a S₁₅

Cada sub-bloque funciona como un codificador de prioridad de 4 entradas a 2 bits (Z_1 y Z_0) además de una salida O que indica si el sub-bloque se encuentra inactivo (todas sus entradas en 1). La función de este sub-bloque es detectar cuál es el sensor activo de mayor prioridad dentro de su grupo y entregar como salida el número binario correspondiente a esa posición interna.

La principal ventaja de esta subdivisión es que cada sub-bloque puede diseñarse utilizando una cantidad mucho menor de variables, permitiendo el uso práctico de mapas de Karnaugh y simplificando considerablemente la obtención de ecuaciones lógicas minimizadas.

S_3	S_2	S_1	S_0	Z_{1G0}	Z_{0G0}	O_{G0}
0	x	x	x	1	1	0
1	0	x	x	1	0	0
1	1	0	x	0	1	0
1	1	1	0	0	0	0
1	1	1	1	x	x	1

Tabla de verdad del sub-bloque G_0

$S_3 S_2 \setminus S_1 S_0$	0 0	0 1	1 1	1 0
0 0	1	1	1	1
0 1	1	1	1	1
1 1	0	0	0	0
1 0	1	1	1	1

Mapa de Karnaugh para Z_{1G0}

$$\text{Expresión lógica: } Z_{1G0} = \overline{S_3} + \overline{S_2}$$

$S_3 S_2 \setminus S_1 S_0$	0 0	0 1	1 1	1 0
0 0	1	1	1	1
0 1	1	1	1	1
1 1	1	1	0	0
1 0	0	0	0	0

Mapa de Karnaugh para Z_{OG0}

$$\text{Expresión lógica: } Z_{OG0} = \overline{S_3} + S_2 \cdot \overline{S_1}$$

Las tablas presentadas anteriormente se aplican de igual forma para los otros 3 sub-bloques (G_1 , G_2 y G_3) ya que poseen la misma lógica.

Sub-bloque G_4 : selector de grupo prioritario

Una vez obtenidos los resultados de G_0 , G_1 , G_2 y G_3 , se incorpora un bloque adicional encargado de determinar cuál de los cuatro grupos contiene el sensor activo de mayor prioridad.

Este bloque analiza las señales de validez de cada grupo y selecciona el grupo prioritario según el orden:

$$G_3 > G_2 > G_1 > G_0$$

La salida de este bloque corresponde a los dos bits más significativos del número final de 4 bits, ya que identifica a qué grupo pertenece el sensor ganador.

Nótese que es posible utilizar la misma lógica de codificación de los 4 sub-bloques para hacer este tratamiento.


O_{G3}	O_{G2}	O_{G1}	O_{G0}	X_3	X_2
0	x	x	x	1	1
1	0	x	x	1	0
1	1	0	x	0	1
1	1	1	0	0	0

Tabla de verdad del sub-bloque G_4

$O_{G3} \ O_{G2} \setminus O_{G1} \ O_{G0}$	0 0	0 1	1 1	1 0
0 0	1	1	1	1
0 1	1	1	1	1
1 1	0	0	0	0
1 0	1	1	1	1

Mapa de Karnaugh para X_3


$$\text{Expresión lógica: } X_3 = \overline{O_{G3}} + \overline{O_{G2}}$$



$S_3 S_2 \setminus S_1 S_0$	0 0	0 1	1 1	1 0
0 0	1	1	1	1
0 1	1	1	1	1
1 1	1	1	0	0
1 0	0	0	0	0

Mapa de Karnaugh para X_2

Expresión lógica: $X_2 = \overline{O_{G3}} + O_{G2} \cdot \overline{O_{G1}}$



Sub-bloques M_1 y M_0 : selectores de bit de grupo

Cada sub-bloque G_3 , G_2 , G_1 , G_0 genera un código de 2 bits indicando cuál sensor de grupo es el que tiene prioridad, de esta manera, los 2 bits del grupo con mayor prioridad serán los bits menos significativos del número final. De esta forma, haciendo uso del número generado por el sub-bloque G_4 es posible utilizar 2 multiplexores 4 a 1 para obtener X_1 y X_0 . A las entradas del multiplexor M_1 se conectan las salidas Z_1 de los 4 grupos, mientras que al multiplexor M_0 se conectan las salidas Z_0 de cada grupo, y a ambos multiplexores se conectan los bits X_3 y X_2 para indicar que línea es la que debe ser representada a la salida de los multiplexores.


X_3	X_2	X_1	X_0
0	0	Z_{1G0}	Z_{0G0}
0	1	Z_{1G1}	Z_{0G1}
1	0	Z_{1G2}	Z_{0G2}
1	1	Z_{1G3}	Z_{0G3}

Tabla de verdad de los sub-bloques M_1 y M_0

$X_3 \setminus X_2$	0	1
0	Z_{1G0}	Z_{1G1}
1	Z_{1G2}	Z_{1G3}

Mapa de Karnaugh de M_1


Función Lógica: $X_1 = \overline{X_3} \cdot \overline{X_2} \cdot Z_{1G0} + \overline{X_3} \cdot X_2 \cdot Z_{1G1} + X_3 \cdot \overline{X_2} \cdot Z_{1G2} + X_3 \cdot X_2 \cdot Z_{1G3}$



$X_3 \setminus X_2$	0	1
0	Z_{0G0}	Z_{0G1}
1	Z_{0G2}	Z_{0G3}

Mapa de Karnaugh de M_0

Función Lógica: $X_0 = \overline{X_3} \cdot \overline{X_2} \cdot Z_{0G0} + \overline{X_3} \cdot X_2 \cdot Z_{0G1} + X_3 \cdot \overline{X_2} \cdot Z_{0G2} + X_3 \cdot X_2 \cdot Z_{0G3}$



Bloque 2: Conversor binario a decenas y unidades

Este bloque toma el número binario de 4 bits entregado por el codificador y lo separa en dos valores: decenas y unidades. De esta forma es posible representar correctamente números entre 0 y 15 utilizando dos displays de 7 segmentos. La necesidad de este bloque surge debido a que el sistema debe mostrar números entre 0 y 15 utilizando dos displays de 7 segmentos independientes.


X ₃	X ₂	X ₁	X ₀	D ₀	U ₃	U ₂	U ₁	U ₀
0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	1
0	0	1	0	0	0	0	1	0
0	0	1	1	0	0	0	1	1
0	1	0	0	0	0	1	0	0
0	1	0	1	0	0	1	0	1
0	1	1	0	0	0	1	1	0
0	1	1	1	0	0	1	1	1
1	0	0	0	0	1	0	0	0
1	0	0	1	0	1	0	0	1
1	0	1	0	1	0	0	0	0
1	0	1	1	1	0	0	0	1
1	1	0	0	1	0	0	1	0
1	1	0	1	1	0	0	1	1
1	1	1	0	1	0	1	0	0
1	1	1	1	1	0	1	0	1

Tabla de verdad del bloque 2(Tab.2)

$X_3 X_2 \backslash X_1 X_0$	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	1	1	1
10	0	0	1	1

Mapa de Karnaugh de D_0 del bloque 2(Tab.2)


Función lógica: $D_0 = X_3 \cdot X_2 + X_3 \cdot X_1 = X_3 \cdot (X_2 + X_1)$



$X_3 X_2 \backslash X_1 X_0$	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	0	0	0	0
10	1	1	0	0

Mapa de Karnaugh de U_3 del bloque 2(Tab.2)


Función Lógica: $U_3 = X_3 \cdot \overline{X_2} \cdot \overline{X_1}$



$X_3 X_2 \backslash X_1 X_0$	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	0	0	1	1
10	0	0	0	0

Mapa de Karnaugh de U_2 del bloque 2(Tab.2)


Función Lógica: $U_2 = X_2 \cdot X_1 + X_2 \cdot \overline{X_3} = X_2 \cdot (X_1 + \overline{X_3})$



$X_3 X_2 \backslash X_1 X_0$	00	01	11	10
00	0	0	1	1
01	0	0	1	1
11	1	1	0	0
10	0	0	0	0

Mapa de Karnaugh de U_1 del bloque 2(Tab.2)


Función Lógica: $U_1 = \overline{X_3} \cdot X_1 + X_3 \cdot X_2 \cdot \overline{X_1}$



$X_3 X_2 \setminus X_1 X_0$	00	01	11	10
00	0	1	1	0
01	0	1	1	0
11	0	1	1	0
10	0	1	1	0

Mapa de Karnaugh de U_0 del bloque 2(Tab.2)

$$\text{Función Lógica: } U_0 = X_0$$



Bloque 3: Decodificador a 7 segmentos

Este bloque está dividido en 2 sub-bloques, en donde se definen los leds que se prenderán de cada uno de los displays, en base a los bits de entrada, que son D_0 , U_0 , U_1 , U_2 y U_3 , de los cuales D_0 va al bloque 3a, que es el del display de las decenas, y los otros 4 van al bloque 3b, que es el display de las unidades. En los mapas de Karnaugh del display de unidades se utilizaron condiciones “don’t care” para las combinaciones binarias entre 10 y 15, ya que dichos valores nunca aparecen en las entradas de este sub-bloque. Esto permite obtener expresiones más simplificadas.

D_0	A_1	B_1	C_1	D_1	E_1	F_1	G_1
0	1	1	1	1	1	1	0
1	0	1	1	0	0	0	0


Tabla de verdad del sub-bloque 3a (Tab.3a)

$$\text{Función Lógica } A_1 = \text{Función Lógica } D_1 = \text{Función Lógica } E_1 = \text{Función Lógica } F_1 = \overline{D_0}$$

$$\text{Función Lógica } B_1 = 1; \text{Función Lógica } C_1 = 1$$

$$\text{Función Lógica } G_1 = 0$$

Vemos que B_1 y C_1 se mantienen constantes en alto, mientras que G_1 se mantiene constante en bajo, mientras que el resto de salidas (A_1 , D_1 , E_1 y F_1) tienen todas exactamente el siguiente circuito:




U_3	U_2	U_1	U_0	G_2	F_2	E_2	D_2	C_2	B_2	A_2
1	0	0	1	1	1	0	1	1	1	1
1	0	0	0	1	1	1	1	1	1	1
0	1	1	1	0	0	0	0	1	1	1
0	1	1	0	1	1	1	1	1	0	1
0	1	0	1	1	1	0	1	1	0	1
0	1	0	0	1	1	0	0	1	1	0
0	0	1	1	1	0	0	1	1	1	1
0	0	1	0	1	0	1	1	0	1	1
0	0	0	1	0	0	0	0	1	1	0
0	0	0	0	0	1	1	1	1	1	1

Tabla de verdad del sub-bloque 3b (T.3b)

$U_3 U_2 \backslash U_1 U_0$	00	01	11	10
00	0	0	1	1
01	1	1	0	1
11	X	X	X	X
10	1	1	X	X

Mapa de Karnaugh de G del sub-bloque 3b (T.3b)


Función Lógica: $G_2 = U_3 + U_2 \cdot \overline{U_1} + U_1 \cdot \overline{U_0} + \overline{U_2} \cdot U_1$



$U_3 U_2 \backslash U_1 U_0$	00	01	11	10
00	1	0	0	0
01	1	1	0	1
11	X	X	X	X
10	1	1	X	X

Mapa de Karnaugh de F_2 del sub-bloque 3b (T.3b)


$$\text{Función Lógica: } F_2 = U_3 + U_2 \cdot \overline{U_1} + U_2 \cdot \overline{U_0} + \overline{U_1} \cdot \overline{U_0}$$



$U_3 U_2 \backslash U_1 U_0$	00	01	11	10
00	1	0	0	1
01	0	0	0	1
11	X	X	X	X
10	1	0	X	X

Mapa de Karnaugh de E_2 del sub-bloque 3b (T.3b)


$$\text{Función Lógica: } E_2 = \overline{U_2} \cdot \overline{U_0} + U_1 \cdot \overline{U_0}$$



$U_3 U_2 \backslash U_1 U_0$	00	01	11	10
00	1	0	1	1
01	0	1	0	1
11	X	X	X	X
10	1	1	X	X

Mapa de Karnaugh de D_2 del sub-bloque 3b (T.3b)


$$\text{Función Lógica } D_2 = \overline{U_3 \oplus U_2 \oplus U_1 \oplus U_0} + \overline{U_2} \cdot \overline{U_0}$$



$U_3 U_2 \backslash U_1 U_0$	00	01	11	10
00	1	1	1	0
01	1	1	1	1
11	X	X	X	X
10	1	1	X	X

Mapa de Karnaugh de C_2 del sub-bloque 3b (T.3b)


$$\text{Función Lógica } C_2 = U_2 + \overline{U_1} + \overline{U_3} \cdot U_0$$



$U_3 U_2 \backslash U_1 U_0$	00	01	11	10
00	1	1	1	1
01	1	0	1	0
11	X	X	X	X
10	1	1	X	X

Mapa de Karnaugh de B_2 del sub-bloque 3b (T.3b)


$$\text{Función Lógica } B_2 = \overline{U_1} \cdot \overline{U_0} + U_1 \cdot U_0 + \overline{U_2}$$



$U_3 U_2 \backslash U_1 U_0$	00	01	11	10
00	1	0	1	1
01	0	1	1	1
11	X	X	X	X
10	1	1	X	X

Mapa de Karnaugh de A_2 del sub-bloque 3b (T.3b)

$$\text{Función Lógica } A_2 = U_3 + U_1 + U_2 \cdot U_0 + \overline{U_2} \cdot \overline{U_0}$$



Bloque 4: Selector Ánodo Común / Cátodo Común

El bloque 4 es el selector, sirve para ajustar las entradas al display dependiendo de si este es de ánodo común o de cátodo común. si es de cátodo común ($KA=0$), las entradas A..G se mantienen idénticas a como ingresaron, pero si es de ánodo común ($KA=1$), estas se invierten, es decir, se hace un XOR para cada led entre su respectiva entrada y KA.

Dado que el comportamiento del selector es idéntico para cada segmento, se analiza el caso general de una entrada X. La función obtenida se replica para cada una de las señales A–G, implementando mediante compuertas XOR en paralelo.


KA	X	X^*
0	0	0
0	1	1
1	0	1
1	1	0

Tabla de verdad del bloque 4(Tab. 4)

KA \ X	0	1
0	0	1
1	1	0

Mapa de Karnaugh para X^*


$$\text{Función Lógica } X^* = KA \oplus X$$




Vemos gracias al mapa de Karnaugh que este bloque no es más que aplicar una compuerta XOR entre cada una de las salidas $A_1..G_1 / A_2...G_2$ y el bit KA, dando lugar a la salida definitiva que irá a su LED correspondiente

Diagramas de conexiones del circuito diseñado

Para display de ánodo común:



Para display de cátodo común:



Cálculo de resistencias limitadoras

Cada segmento del display deberá tener una resistencia conectada en serie dada por la siguiente fórmula basada en aplicar la ley de Ohm.

$$R = \frac{V_R}{I}$$

Donde V_R es la caída de tensión de la resistencia limitadora. Su valor está definido por la siguiente fórmula.

$$V_R = V_{CC} - V_{LED} = 5V - 2.2V = 2.8V$$

Donde V_{CC} es la tensión de alimentación (5V en este caso), y V_{LED} es la tensión necesaria para encender el LED (2.2V en este caso).

Teniendo en cuenta que el LED tiene un valor de corriente mínima y máxima para su correcto funcionamiento, se aplica la fórmula para ambos valores de corriente.

Para la corriente mínima:

$$I_{min} = 10mA = 0.01A \quad R_{min} = \frac{V_R}{I_{min}} = \frac{2.8V}{0.01A} = 280\Omega$$

Para la corriente máxima:

$$I_{max} = 25mA = 0.025A \quad R_{max} = \frac{V_R}{I_{max}} = \frac{2.8V}{0.025A} = 112\Omega$$

Por lo tanto, para que cada LED encienda correctamente se debe colocar una resistencia en serie con un valor dentro del rango: $112\Omega < R_{lim} < 280\Omega$

Los valores de resistencia cercanos a 280Ω provocan que el LED genere una iluminación tenue con un menor consumo de corriente, mientras los valores de resistencia cercanos a 112Ω generan una mayor iluminación con un mayor consumo de corriente y más riesgo a dañar el LED.